FIRMWARE EXECUTING ADDRESS TRACER

Patent Number:

JP3240839

Publication date:

1991-10-28

Inventor(s):

SHIRASAKA ICHIRO

Applicant(s)::

NEC CORP

Requested Patent:

[®] JP3240839

Application Number: JP19900038903 19900219

Priority Number(s):

IPC Classification:

G06F11/28

EC Classification:

Equivalents:

Abstract

PURPOSE:To attain the effective use of an address trace memory by comparing the contents of an address trace memory with an execution address at detection of a conditional branch instruction and inhibiting the write of the execution address into the address trace memory when the coincidence of comparison is secured via an address comparison part.

CONSTITUTION:An address computing element 7 subtracts the relative branch information included in a conditional branch instruction, i.e., the difference value between the present execution address and a branch destination address from the write counter value and outputs the result of this contraction to a read counter 4. An address comparator 8 compares the contents of an address trace memory 6 pointed by a read counter with a microprogram address. A coincidence signal is outputted to a write control part 10 in order to inhibit the transmission of a write signal and also to inhibit the count-up operation of a write address counter 5 as long as the coincidence of addresses is secured via the comparator 8.

Data supplied from the esp@cenet database - !2

日本国特許庁(JP)

1D 特許出願公開

四 公 開 特 許 公 報 (A) 平3-240839

®Int. Cl. *

滋別記号

庁内整理番号

每公開 平成3年(1991)10月28日

G 06 F 11/28

310 B

7165-5B

審査請求 未請求 請求項の数 1 (全3頁)

◎発明の名称

フアームウエア実行アドレストレーサ

团特 頭 平2-38903

20出 頤 平2(1990)2月19日

個発

東京都港区芝5丁目33番1号 日本電気株式会社内

東京都港区芝5丁目7番1号

日本電気株式会社

弁理士 内 原

ファームウェア実行アドレストレーツ

2. 特許請求の範囲

マイクロプログラム制御回路の実行アドレスの トレースを行うためのファームウェア実行アドレ ストレーサにおいて、

実行アドレスのトレースを記憶するアドレスト レースメモリと、

減フドレストレースメモリへの書込みフドレス を指示するためのアドレスカウンタと、

マイクコ命令が条件付分岐命令であることを検 出するコマンドデコーダと、

現在の実行アドンスから分岐先のアドレスとの 逆分を算出し、前記アドレスカウンタに保持して いるアドレス低からこの連分の減算を行うアドレ ス演算部と、

放演序結果を設定し前記アドレストレースメモ

りの読取アドレスを生成する読取アドレスカウン

前記コマンドデコーダの条件付分岐命令を検出 した後に前記読取アドレスカウンタが示す番地の 抑記アドレストレースメモリの内容とマイクロプ ログラムの実行アドレスとの比較を行うアドレス

跌アドレス比較部での比較結果が楽しい場合。 前記プドレストレースメモリへの実行アドレスの 書込を禁止する書込制御場とを有することを特徴 とするファームウェア実行アドレストレーサ。

3. 発明の詳細な説明

〔産業上の利用分野〕

本発明はマイタロプログラムの制御回路の実行 アドレスのトレースを行うためのファームウェア 実行アドレストレーサに関する.

〔従来の技術〕

従来、この種のアドレストレーサはトレース関 始指示があったアドレスからトレース停止指示が あった区間のファームウェア実行アドレスの配乗 を行っている。しかし記録を行うメモリの容量に は制限があるため、メモリ _ 量一杯に審込まれた 場合は、一番古く審込まれたメモリ番地から順次 上書きされるような構造となっている。

(発明が解決しようとする課題)

上述した従来のファームウェア実行アドレストレーサは、ファームウェアがループしている部分も判断しないで無条件にトレースメモリに記録を行うため、アドレストレースを行う区間にこのループがあるとアドレストレースには不必要なループの記録が多数トレースメモリ内に残り、本来必要なトレース記録がアドレストレースメモリの容量の制限で残らないという欠点がある。

[課題を解決するための手段]

本発明のトレーサは、マイクロプログラム制御 回路の実行アドレスのトレースを行うための ファームウェア実行アドレストレーサにおいて、 実行アドレスのトレースを記憶するアドレスト レースメモリと、

〔実施例〕

第1図は本元明の一実施例のブロック図である。 クロック1は、マイクロプログラム制御部に使用されている基本クロックである。アドレス 2 は マイクロプログラム制御部のマイタロプログラム アドレスである。

インストラクション3はマイクロプログラ人制 第部のマイクロコードである。リードカウンタイ はクロック1によりカウントアップしアドレスト レースメモリから読出す番地を指示する。ライト カウンタ5はクロック1によりカウントアップレ アドレストレースメモリにマイクロプログラムア ドレスを容込む番地を指示する。

アドレストレースメモリ 6 はマイタロプログラ ムアドレスの記録を行う。

アドレス演算器7は条件付分岐命令のインスト ラクション内の相対分岐情報(現在の実行アドレスから分岐先アドレスの差を示す)の値をライト カウンタ値より減算しリードカウンタ4に出力する。アドレス比較器8はリードカウンタにより指 数アドレストレースメモリへの書込みアドレス を推示するためのアドレスカウンタと、

マイクロ命令が条件付分岐命令であることを検 出するコマンドデコーダと、____

現在の実行アドレスから分岐先のアドレスとの 差分を算出し、前記アドレスカウンタに保持して いるアドレス値からこの差分の減算を行うアドレ ス演算器と、

放演算結果を設定し前記アドレストレースメモ リの読取アドレスを生成する読取アドレスカウン

前記コマンドデコーダの条件付分核命令を検出 した後に前記読取アドレスカウンタが示す番地の 前記アドレストレースメモリの内容とマイクロプ ログラムの実行アドレスとの比較を行うアドレス 比較部と、

数アドレス比較部での比較結果が等しい場合、 前記アドレストレースメモリへの実行アドレスの 書込を禁止する書込制御部とを有することを特徴 とする。

示されたアドレストレーズメモリ 6の内容とマイクロプログラムアドレスとの比較を行う。

コマンドデコーダ9はインストラクションが条件付分枝命令であることを判断する。 書込み 制御部10はコマンドデコーダ9及びアドレス比較器8の出力からアドレストレースメモリ6への書込み信号を生成する。

トレースデータ出力11はアドレストレースメモリ 6からのトレースデータの脱出しに使用する。 リセット12はリードアドレスカウンタ 4及びライトアドレスカウンタ 5のリセットをマイクロブログラム制御部から指示するために使用される。

次に本発明の動作について説明する。

インストラタション3が条件付分岐命令以外のとさは、書込み制御部10から書込信号が出力され、マイクロプログラムアドレス2がライトアドレスカウンタ5で指示されるアドレストレースメモリ8の 地に書込まれる。ライトアドレスカウンタ5はタロック1によりカウントアップされ頭次マイクロプログラムアドレス2が書込まれる。

特別平3~240839(8)

コマンドデコーダが条件付分岐命令を検出する

と、インストラ ション内の現在の実行アドレス と分岐先アドレスの差を示す値とライトアドレス カウンタの値がアドレス演算器でに入力されリー ドアドレスが生成される。リードアドレスはリー ドアドレスカウンタ4に設定されこの出力でアド レストレースメモリ8の該出しが行われる。

アドレストレースメモリ 8から説出されたデータはアドレス比較器 8 でマイクロプログラムアドレス 2 との比較が行われる。この比較が一致している間は、書込み制御部 1 0 に一致信号を出力し書込み信号の送出を禁止すると共にライトアドレスカウンタ 5 のカウントアップをも禁止する。これによりファームウェアのループ部分がアドレストレースメモリ 6 に書込みが禁止される。

アドレストレースメモリ6の内容を観出す場合は、リセット12によりリードアドレスカウンタをリセットしクロック1により膜次カウントアップすることによりトレースデータ出力11から跳出すことが出来る。

マンドデコーダ、10……書込み制御部、11… …トレースデータ出力、12……リセット。

代理人 弁理士 内 版 替


【発明の効果】

以上説明したように本発明は、条件付分岐命令 検出時アドレストレースメモリの内容と実行アド レスを比較することにより、ファームウェアの ループしているアドレストレースがアドレスト レースメモリ内に記録されることを減止する。

これにより、限られた容量しかないアドレストレースメモリを有効に使用することが可能となる。また障害等でファームウェアのループでストールしているような場合でもループする以前の有効トレース情報をアドレストレースメモリに残すことが可能となる。

4. 図面の簡単な説明

第1回は本発明の一実施例のブロック図である。
1……タロック、2……マイクロプログラムアドレス、3……インストラクション、4……リードアドレスカウンタ、5……ライトアドレスカウンタ、8……アドレストレースメモリ、7……アドレス強質器、8……アドレス比較器、9……コ



第 1 以